• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990007790A1
    申请号:PCT/JP1989/001260
    申请日:1989-12-15
    公开日:1990-07-12
    发明作者:Akira Uchiyama；Toshiyuki Iwabuchi
    申请人:Oki Electric Industry Co., Ltd.；
    IPC主号:H01L21-00
    专利说明:
    [0001] 明
    [0002] ハ° タ ン形成方法
    [0003] 技 術 分 野 こ の発明は、 段差を有す る下地の'段差側壁に所望の 材料の膜のハ。 タ ンを形成する 方法に関する も ので、 例 えば LS I の高集積化を図 る ために基板の主平面に直交 細
    [0004] する面に所望の膜ハ° タ ン を精度良 く 形成する 場合等に 用いて好適 ¾ハ° タ ン形成方法に関する も のであ る 。
    [0005] 背 景 技 術
    [0006] 限 られた基板面積の下で LS I の集積度の 向上を図 る ためには 、 LS I を構成する 個 々 の半導体素子の、 基板 の主平面に 占め る面積の低減がま すま す必要に な る 。 このため、 基板に溝を掘 ] その側壁 （ 壁面に相当する 部分 ） を半導体素子形成のための領域 と して利用 し素 子形成のための表面積を増大させる手法が用い られる よ う にな っ て き ている 。 しか しる が ら溝等の側壁は、 現在の と こ ろは 、 えばキ ヤハ。 シ タ の面積を増大さ せ る ため等に利用されてい る にすぎず、 配線や ト ラ ン ス タ の ゲ ー ト 電極を形成する た め等に用い られ る よ う こ と は ¾ か った。 しか し、 側壁に配線や素子を形成 する 必要性は今後ま すま す高ま * この ため側壁に配 線ゃゲー ト 電極等のハ。 タ ン を簡易に形成 出来る方法を 確立する必要がある。
    [0007] 第 5 図は、 側壁に薄膜のハ。 タ ンを形成する一例の説 明に供する図であ ]) 、 深さが である溝 2 i を有する 半導体基板 3 の溝 J 1 に よ って構成される段差の側 壁 ί 5 、 溝 ？ 2 の深さ方向に長尺 薄膜ハ。 タ ン J 7 を形成した場合の、 形成後の薄膜ハ°タ ン の理想形状を 溝 _Z J の一部を切 ])欠いて示した斜視図である。
    [0008] しか し、 従来においては、 第 5 図に示すよ う な理想 的 薄膜ハ。 タ ン 7 を形成する こ とは非常に困難であ ) fc 例えば従来公知の単層レ ジ ス ト法を用いた場合で は、 得られる薄膜ハ。 タ ンは 下に説明する よ う な物に な って しま う 。
    [0009] 第 6 図（ 〜（0はその説明に供する 図であ ]3 、 従来の 単層レ ジ ス ト法を用いたハ°タ ン形成方法を用いて段差 側壁に膜ハ。タ ンを形成する場合の主な工程での試料の 様子をそれぞれ示した図である。 お、 第 6 図 ( 及び (C)は、 第 5 図に P で示す方向に相当する方向か ら試料 をみて示した部分的斜視図、 第 6 図（B)は第 6 図 (A)に示 した試料を半導体基板 2 1 の上方か ら見て示した平面 図である。
    [0010] こ の単層レ ジス ト法を用いた場合においては、 先ず 溝 2 2 の内面を含む半導体基板 2 3表面上に薄膜ハ°タ ン形成用の素材膜 2 2 が形成される。 次に fc この素材 膜 2 1 の全面上に例えばポジ型レ 'ク ス ト （ 図示せず ） が塗布される。 次に、 溝 i 1 に よ って構成される段差 の境界 J 1 a を横切る よ う な 位置関係に あ る遮光マ ス ク 2 3 を用い こ の遮光マ ス ク 2 3 上方か ら こ の レ ジ ス ト に対 し露光がる さ れ、 さ ら に所定の現像がる さ れ、 薄膜 2 i の段差の境界 2 1 a を横切る領域上に レ ジ ス ト ハ0 タ ン 2 5 が形成され る （ 第 6 図（A) ) 。 しか し、 こ の と き 得 られる レ ジ ス ト ハ0 タ ン 2 5 は 、 半導体基板 1 J の上方カゝ ら見る と 、 第 6 図（B)に示す よ う に、 遮光 マ ス ク 2 3 の形状 と は大 き く かけ離れた形状に仕上つ て しま う 。 これは 、 半導体基板 i 3 表面に塗布 した レ ジ ス 卜 の溝底部分特に溝 J J の コ ー ナ ー 部 で の膜厚が 厚 く る る ために起 こ る も ので、 この部分では露光光が 下側ま で達 しな い結果起 こ る も のであ る 。 従っ て、 こ の レ ジ ス ト ハ0 タ ン 2 5 を マ ス ク と し半導体基板 _ J の 上方カ ら RIE ( Re ac t ive Ion Et ching )等の異方性ェ ツ チ ン グ を行な っ て得 られる 薄膜ハ。 タ ン 2 1 a は、 第 6 図（C)に示す よ う に 、 用いた遮光マ ス ク 2 ·3 の形状か らは大 き く かけ離れた形状即 ち、 段差の下段部に第 6 図（C)に斜線を付 して示す よ う る不甩る 領域が残存 した も の にな っ て しま う 。
    [0011] そ こ で、 上述の従来の単層レ ジ ス 卜 法の欠点を除去 する 手段 と して 、 例えば文献 （ 次世代超 LS I プ ロ セ ス 技術 （ 応用編 ） （ 昭 6 3 - 4 - 3 0 ) リ ア ラ イ ズ社 p。
    [0012] 2 9 7 〜 2 9 8 ) に開示されて い る如き 2 層 レ ジ ス ト 法と 称される も のがあ っ た。 これは下地の段差を第 —層 目 のレ ジ ス ト に よ ] 平坦化 した後、 この第一層 目 の レ ヅス ト 上に第二層 目 の レ 'ク ス ト を形成し、 こ の第 二層 目 の レ ジ ス ト を露光 。 現像してマ ス クを得 こ の マ ス ク に よ ] 第一層目 の レ ス ト をハ。 タ ー ニ ン グする も ので、 段差部でのハ。 タ ー ニ ング形状を改善する も の であった。
    [0013] 第 7 図 )〜 (F)は、 この 2 層 レ ジス ト 法の原理を説明 する図であ ] 、 2 つの凹部 3 1 , 3 3 を有する半導体 基板 3 5 のそれぞれの凹部に在る段差の側壁 3 1 a , 3 3 a に 2層レ ジ ス ト法を用いて膜ハ。 タ ンを形成する 例の説明に供する工程図である。 いずれの図も 、 半導 体基板 3 5 を側壁 U a ， 3 3 a と直交する.方向に切 つて示した断面図である。
    [0014] 先ず、 凹部 3 1 , 3 3 を有する半導体基板 3 5 の全 面上に膜ハ。 タ ン形成用の素材膜 3 7 が形成され、 さ ら にその上に平坦化を目的 と して厚い膜厚に第一層巨 レ ジ ス ト 3 S が形成される （ 第 7 図（A) ) 。
    [0015] 次に * 第一層 目 レ ジ ス ト 3 9 上に第二層 目 レ ジ ス ト 4 1 が形成され （ 第 7 図（B) ：) 、 その後、 この第二層 目 レ ジ、 ス ト 4 1 が所望のハ。 タ ン に露光 · 現像されて レ ジ、 ス ト ハ。 タ ン 4 1 a , 4 1 b が形成される （第 7 図（0 ) 。
    [0016] 次に、 こ の レ ジ ス ト ハ0 タ ン 4 J a ， 4 1 b をマ ス ク と して ド ラ イ エ ッ チ ン グ等に よ ！？第一層 目 レ ジ ス ト
    [0017] 3 9 のハ0 タ ー ニ ングカ Sなさ れて 2 層の レ ジ ス ト ハ0 タ ン
    [0018] 4 3 a. ， 4 3 b が形成される （ 第 7 図（D) ) 。
    [0019] 次に、 この 2層のレ ジス トハ0 タ ン 4 3 a , 4 3 b を マ ス ク と して、 素材膜 3 7 の、 凹部 3 1 , 3 3 の各側 壁 3 1 a , 3 3 a を含む部分が残存する よ う にハ。 タ 一 ニ ン グがな される （ 第 7 図（E) ) 。
    [0020] 次に * 2 層の レ ジ ス ト ハ。 タ ン 4 3 a , 4 3 b が除去 され、 この結果、 所望の膜ハ。 タ ン 3 7 a ， 3 7 b が得 られる （ 第 7 図 ) 。
    [0021] こ の よ う に * 2 層レ ジ ス ト 法に よ れば、 平坦化層 ( 第一層 目 レ ジ ス ト ） と露光 。 現像層 （ 第二層 目 レ ジ ス ト ） と を別 々 に用いてい る ため、 段差部において も 露光マ ス ク に忠実 ¾ハ° タ ン形状を得る こ と が出来た。
    [0022] しか しな が ら、 2 層 レ ジ ス ト 法を用い る場合は、 先 ず fc 工程が複雑に る と い う 問題点があ った。 即 ち、 第 7 図（A)〜（ を用いて説明 したプ ロ セ ス か ら も 明 らか よ う に * 2 層レ ジ ス ト 法の場合は単層 レ ジ ス ト 法に 比 し、 第一層 目 レ ジ ス ト を塗布する 工程及び第一層 目 レ ジ ス ト をハ。タ ー ニ ン グする 工程が余分に な る 。 さ ら に、 先の説明では省略 したが 2 層レ ジ ス ト 法では 、 第 —層 目 レ ジ ス ト の塗布後で第二層 目 のレ ジ ス ト 塗布前 に こ の第一層 目 の レ ジ ス ト に対 し熱を加え固め る ベ ー キ ン グ工程が必要にな る 。
    [0023] ま た、 第二層 目 レ 'クス ト は、 第一層 目 レ ジ ス ト を異 方性エ ッ チ ン グする 際に第一層 目 レ ジ ス ト と のエ ッ チ ン グ選択比が十分に得 られる こ どが必要であ ] 、 材料 選定が難 しい と い う 問題点があ った。
    [0024] こ の よ う に工程が複雑る こ と 、 レ ジス ト 材料の選択 自 由度が減る こ とは、 いずれも 、 例えば半導体装置の 製造コ ス ト を直接高める こ とにな るので好ま しいこ と ではない。
    [0025] ま た、 従来の単層レ ジ ス ト法、 2 層レ ジ、 ス ト法いず れの場合も 、 段差の側壁にのみ膜ハ。 タ ンを残存させる こ と （ 第 5 図に示すよ う 側壁のみに膜ハ。 タ ン ·Ζ 7 を 残すこ と ） は不可能であ 、 段差の上段部及び下段部 に も 膜ハ。 タ ンは残存して しま う とい う 問題点があ った。 これは、 従来法では、 段差を含む下地全面上に素材膜 を形成した後、 こ の素材膜上に段差側壁を覆う よ う に レ ジ ス ト ハ。 タ ンを形成する ために生じる。 つま ！） k レ ジ ス ト ハ。 タ ン で段差側壁を確実に覆う よ う にするには、 レ ジ ス ト ハ0 タ ン形成用マ ス ク （ 第 6 図 ) の例では遮光 マ ス ク 2 3 ) と段差側壁とのマ ス ク合わせズ レ を考慮 して、 遮光マ ス ク 2 3 を、 第 6 図 )に示すよ う に、 段 差を含んで段差上段部及び段差下段部を渡る よ うる形 状の ものとせざる を得 い。 この と き 素材膜 2 ί は下 地全面に在るか ら、 膜ハ。 タ ン 2 1 a はマ ス ク合わせ余 裕を見た分だけ段差上段部及び段差下段上に残存して しま う こと にな る。 この現象は第 7 図を用いて説明 し た 2 層レクス ト法で も生じる。
    [0026] この発明は、 この よ う な点に鑑みなされたも のであ ]3 、 従ってこの発明の 目的は上述の問題点を解決し、 段差側壁に所望のハ°タ ン を簡易に形成する こ とが出来 る方法を提供する こ と にある 。 発 明 の 開 示
    [0027] こ の発明は、 段差を有す る下地全面に膜ハ。 タ ン形成 用素材膜を形成後 fc 異方性エ ッ チ ン グ に よ ]) こ の素材 膜の段差の側壁以外の部分が先ず除去される 。 従っ て 、 素材膜の段差の側壁上に残存させた部分をハ。 タ ー ニ ン グする 際のマ ス ク層を合わせ余裕を考えた段差の上段 部及び下段部を渡る よ う な も の と して も 、 これ ら上段 部及び下段部には素材膜がそ も そ も 無いの で段差の上 段部及び下段部に素材膜が残存する よ う る こ と は起 こ 得 る い。
    [0028] そ して 、 素材膜の側壁上に残存さ せた部分を下地表 面上方 （ 側壁 と平行る方向 ） か ら異方性ェ ッ チ ン グ に よ ]9 選択的に除去する よ う にすれば、 素材膜は段差側 壁のみに在るだけで あ るか ら段差の下段において レ ジ ス ト ハ0 タ ン形状が所望の も の よ ] かけ離れた も の と ¾ つていた と して も 、 素材膜はマ ス ク層の段差上段部の 寸法に よ ！） 規定される寸法にハ。 タ ー ニ ン グさ れる。 図面の簡単 説明
    [0029] 第 1 図（A) 〜（0は、 実施例のハ。 タ ン形成方法の説明に 供する工程図、
    [0030] 第 2 図（A)及び（B)は、 この発明のハ。 タ ン形成方法の変 形例の説明 に供する 図、
    [0031] 第 3 図 (A)及び ( )'は 、 こ の発明のハ。 タ ン形成方法の利 用例の説明 に供す る 図 、 第 4 図は、 この発明のハ。 タ ン形成方法の他の利用例 の説明に供する図、
    [0032] 第 5 図は、 従来及びこの発明の説明に供する図、 第 6 図 (A) 〜（C)及び第 7図（A) 〜 (F)は 従来技術の説明 に供する図である。 発明を実施するための最良の形態
    [0033] 以下、 図面を参照して こ の発明のハ。 タ ン形成方法の 実施例につ き説明する 。 お、 以下の実施例の説明は、 段差を有する下地を半導体基板と した例であ D半導体 装置の製造にこ の発明を適用 した例で行 う 。 しかし、 この発明は半導体装置以外の分野で も段差の側壁にハ。 タ ンを形成したい場合には広 く 適用する こ とが出来る 。 また、 以下の説明に用いる各図は、 こ の発明が理解出 来る程度に概略的に示してあるにすぎず、 従って、 各 構成成分の寸法、 形状、 配置関係及び各構成成分間の 寸法比等も概略的であ ]9 、 この発明がこれ ら図示例の みに限定される も のでな こ とは理解されたい。
    [0034] 第 1 図（A) 〜 (G)は、 この発明のハ。 タ ン形成方法の実施 例の説明に供する図であ ] 、 第 1 図（A)に示すよ う な 凹 部 5 1 を有する半導体基板 5 3 の凹部 5 1 に存る段差 の一つの側壁 5 1 a に膜ハ。 タ ン （ 第 1 図（A)では図示せ ず ） を形成する例を示した工程図であ る。 これら図に おいて第 1 図 (A)〜(D)は、 半導体基板 5 3 を側壁 5 1 a と直交する方向に切った断面図を以つて、 第 1 図（E5及 び（G)は側壁 5 1 a を斜め方向か ら見た斜視図を以 つて 、 第 1 図 (F)は半導体基板 5 3 の上方か ら見た平面図を以 つ て 示 して あ る 。 こ こ で 、 半導体基板 5 3 と は 、 この 実施例の場合、 例えばシ リ コ ン基板、 ガ リ ウ ム砒素等 の各種の半導体基板であ る 。 ま た側壁 5 i a に形成す る膜ハ。 タ ン と は、 この実施例の場合、 例えば配線ハ。 タ ンや MOS ト ラ ン ジ ス タ のゲー ト 電極であ る。 ま た膜ハ。 タ ン形成用の素材膜 （ 第 1 図（A)では図示せず ） の構成 材料 と しては 、 膜ハ。 タ ン を配線ゃゲ一 ト 電極 と 考えれ ば、 ボ リ シ リ コ ン 、 ま たは タ ン グ ス テ ン等の高融点金 属若 し く はその シ リ サ イ ド等を挙げる こ と が出来る 。 ま た凹部 5 の深さ は 、 形成 し よ う と する半導体装置 の構造や集積度等に よ D 変る も ので あ ]9 一概に限定出 来る いが、 通常 1 ~ 5 m 程度であ る 。 以下、 工程順に 従いハ。 タ ン形成方法の実施例を説明する 。
    [0035] 先ず 半導体基板 5 3 の 凹部 5 1 ( 段差 ） を含む面 全面に当該膜のハ。 タ ン形成用の素材膜 5 5 を形成する 。 この実施例では、 素材膜 5 5 を これに応 じた好適 成 膜方法に よ ] 半導体基板 5 3 に被着させた （ 第 1 図（B)：)。
    [0036] 次に、 異方性エ ッ チ ン グに よ ] 素材膜 5 5 の段差の 側壁 （ 側壁 5 1 a を含む全ての側壁 ） 以外の部分を除 去する 。 こ の こ と を こ の実施例では 、 素材膜 5 5 を半 導体基板 5 3 の上方か ら RI E 法に よ ] エ ッ チ ン グする こ と に よ ] 行 ¾ つた （ 第 1 図（C) ) 。 第 1 図（C)において * 5 5 X は素材膜 5 5 の側壁上に残存させた部分で ある 。 ' 以下、 こ の部分を側壁膜 5 5 X と称する こ と も あ る。 次に 、 側壁膜 5 5 X 上の所定位置に、 前記-段差の上 段部から下段部に渡る所定のマ ス ク層を形成する。 こ の こと をこの実施例では以下に説明する よ う に行なつ た。 先ず、 凹部 5 I を含む半導体基板 5 3 上全面にポ ジ、型レ ジ ス ト を塗布する 。 次いで、 こ の レ ジ ス ト に対 し、 こ の レ ジ ス ト が側壁膜 5 5 X の側壁 5 1 a 上に在 る部分上に残存する よ うに露光 · 現像を行るい 、 マ ス ク層 と しての レ ジス トハ0 タ ン 5 7 を形成する （第 1 図 iD) ) 。 第 1 図（E)は、 こ の レ ジ ス ト ハ。 タ ン 5 7 を側壁
    [0037] 5 1 a を斜め方向か ら見る位置から見て示した斜視図、 第 1 図（F)は、 こ の レ ジ ス ト ハ0 タ ン 5 7 を半導体基板 5 3 の上方 （第 1 図（E) ) 中 Rで示す方向 ） か ら見て示 した平面図であ る。 これ ら図カゝ ら も明 らか よ うにレ ジ ス ト ハ。タ ン 5 7は、 段差の上段部 5 1 b 上 と、 壁面 5 1 a上の側壁膜 5 5の一端 5 5 X l 上とにおいて即ち 段差の上段部 5 1 b と同一 平面内において マ ス クハ。 タ ン 5 9 に忠実な形状を してはいる も の の 、 それ以外 の部分におい てはマ ス ク ハ0 タ ン 5 9 の形状力 らかけ離 れた形状になっている 。 なお、 レ ジス トハ0 タ ン 5 7 の 段差の下段部 5 e で の形状がマ ス ク ハ。タ ン 5 9 の形 状からかけ離れる理由は、 第 6図 )及び（C)を用いて説 明 した場合と同様であるのでその説明は省略する。
    [0038] 次に、 レ ジス ト ハ0 タ ン 5 7 をマ スク と し側壁膜 5 5 x を選択的に除去する。 こ の実施例では側壁膜 5 5 X の 選択的な 除去を、 素材膜 5 5 の側壁膜 5 5 X 以外の部 分を除去 した時 と 同様る異方性エ ッ チ ン グに よ 行 ¾ つた。 こ の異方性エ ッ チ ン グ におい ては 、 側壁膜 5 Sx は、 第 1 図（F)に示す側壁膜の一端 5 5 X 1 から段差の下 段部 5 1 c 方向に除去さ れる の で 、 側壁膜 5 5 X は レ ジ ス ト ハ。 タ ン 5 7 の幅が W の部分に対応する部分だけ が残存する よ う に る 。 この結果 k 第 1 図（G)に示す よ う な膜ハ。 タ ン 6 J が得 られ る 。
    [0039] こ の よ う に して形成 した膜ハ。 タ ン 6 _ は例えば配線 と して 、 或いは MOS 卜 ラ ン -ク ス タ の ゲ 一 ト 電極 と し て 有効に利用する こ と が出来る 。
    [0040] な お、 側壁膜 5 5 X の所定位置に、 段差の上段部 5 1 b か ら下段部 5 1 c に渡 ] 形成する マ ス ク層が、 第 2 図（A)及び（B)を用 て説明する よ う に段差の下段部 5 1 c に お い て も マ ス ク ハ。 タ ン 5 9 に忠実る レ ジ ス ト ハ0 タ ン 6 3 であ る 場合は 、 側壁膜 5 5 X を選択的に除 去する手段を異方性エ ッ チ ン グ以外の方法例えばゥ ェ ッ ト エ ッ チ ン グ等の方法と して 良い。
    [0041] ま た、 上述の実施例にお ては * 半導体基板 5 3 の 凹部 5 1 の側壁即 ち段差の側壁は * 段差の上段部の平 面 （ 基板の主平面 ） に対 し実質的に垂直 側壁 と した 例で説明 している 。 しか し例えば凹部がテ 一ハ。 一状で あ っ た ]) その逆で あ っ て も 、 基板主平面 と 側壁 と の成 す角度が異方性ヱ ッ チ ン グが可能る程度のテー ハ。 一角 の範囲内で あればこ の発明 を適用 出来る こ と は明 らか である o この発明の利用方法の説明
    [0042] 次に、 この発明のハ。 タ ン形成方法の理解を深めるた め、 こ の方法で形成した膜ハ。 タ ン の利用方法の具体例
    [0043] ¾示 。
    [0044] <利用例 1 〉
    [0045] 第 3 図（^及び（B)は、 第 1 図； A)〜第 1 図 (G)を用いて説 明した方法で形成した膜ハ。 タ ン 6 1 を新たなマ ス ク と して用い、 イ オ ン注入やイ オ ン拡散等の手段によ って 段差の側壁 5 J a にイ オ ン等 （ 第 3 図 )中矢印で示し 7 J を付す。 ） を導入し、 こ の側壁 5 1 aに例えば M0S ト ラ ン 、クス タ の ソ ー ス · ド レ イ ン領域と なる反応 層 7 1 a , 7 i b を形成する例を示 した ものである。 この よ うにすれば、 側壁に MOS ト ラ ン 、ク ス タ を容易に 形成出来る よ う に る。
    [0046] ぐ利用例 2 〉
    [0047] 第 4 図は、 第 1 図 )〜(G)を用いて説明 した方法で形 成した膜ハ。 タ ン 6 J 自体カゝ ら側壁 5 1 a に対し不純物 を拡散させて反応層 7 3 を形成する場合の例、 或いは. 膜ハ。タ ン 6 1 の構成材料と半導体基板 とを これ らの接 触部で反応させ反応層 Ί 3 を形成する場合の例を示し たものである。 この よ うにすれば、 側壁 5 1 a に例え ばシ リ サイ ド層を容易に形成出来る よ う にな る。 産業上の利用可能性
    [0048] 以上の よ う に、 この発明に係わるハ。 タ ン形成方法は、 下 地全面にある段差の上段部及び下段部には素材膜がそもそ も無いので k マ ス ク合わせ精度を緩 く でき る。
    [0049] ま た、 マ ス ク層が段差の下段において所望のも のに比べ かけ離れた形状と ¾ つていたと して も所望の膜ハ。 タ ンが得 られるので、 従来の簡易るレ ジス ト プ ロ セ スを用いる こ と ができ る 。
    [0050] 従って 段差側壁に所有のパ タ ンを簡易に形成する こ と がで き る 。
    权利要求:
    Claims" 請 求 の 範 囲
    (1) 段差を有する下地の該段差の側壁に膜のハ。 タ ン を形成するに当た ] 、
    下地の段差を含む面全面に当該膜のハ。タ ン形成用の 素材膜を形成する工程と
    異方性エ ッ チ ン グ に よ 該素材膜の前記段差の側壁 以外の部分を除去する工程と fc
    前記素材膜の前記側壁上に残存させた部分上の所定 位置に 前記段差の上段部から下段部に渡る マ ス ク層 を形成する工程と *
    該マ ス ク層をマ ス ク と し前記素材膜の前記側壁上に 残存させた部分を選択的に除去する工程とを含むこ と を特徵とするハ。タ ン形成方法。
    (2) 請求項 1 に記載のハ。 タ ン形成方法にお いて k 前記素材膜の前記側壁上に残存させた部分を選択的 に除去する こ とを * 前記下地表面上方から異方性エ ツ チ ン グ に よ D 行な う こ とを特徵とするハ。 タ ン形成方法,
    类似技术:
    公开号 | 公开日 | 专利标题
    CN100472714C|2009-03-25|用于制造硬掩模的方法
    JP3406302B2|2003-05-12|微細パターンの形成方法、半導体装置の製造方法および半導体装置
    TWI226696B|2005-01-11|Method of forming an integrated circuit device using dummy features and structure thereof
    KR100848850B1|2008-07-29|트렌치 ｄｍｏｓ 트랜지스터 구조
    US6940120B2|2005-09-06|Non-volatile semiconductor memory device and method of fabricating thereof
    US6846709B1|2005-01-25|Vertical gate CMOS with lithography-independent gate length
    US4232439A|1980-11-11|Masking technique usable in manufacturing semiconductor devices
    JP3164026B2|2001-05-08|半導体装置及びその製造方法
    US5578519A|1996-11-26|Method for forming align key pattern in semiconductor device
    US6693000B2|2004-02-17|Semiconductor device and a method for forming patterns
    JP3056976B2|2000-06-26|電界効果トランジスタの製造方法及び移相マスク
    EP0255159B1|1993-09-15|Process for making structures including e2prom nonvolatile memory cells with self-aligned layers of silicon and associated transistors
    US6686300B2|2004-02-03|Sub-critical-dimension integrated circuit features
    JP2622059B2|1997-06-18|半導体集積回路の製造方法
    US6071815A|2000-06-06|Method of patterning sidewalls of a trench in integrated circuit manufacturing
    JP2008098641A|2008-04-24|Ｎａｎｄフラッシュメモリー装置及びその製造方法
    US20070063315A1|2007-03-22|Semiconductor integrated circuit device and process for manufacturing the same
    EP0030640B1|1988-05-25|Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
    US20020009675A1|2002-01-24|Method for reducing photolithographic steps in a semiconductor interconnect process
    US5447874A|1995-09-05|Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish
    EP0581312A1|1994-02-02|Non-volatile memory device and method of its manufacture
    US6911669B2|2005-06-28|Thin film transistor array panel
    TWI298951B|2008-07-11|A method of forming a metal pattern and a method of fabricating tft array panel by using the same
    JP3087064B2|2000-09-11|半導体素子のマスク及びその制作方法
    US6821830B2|2004-11-23|Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant
    同族专利:
    公开号 | 公开日
    EP0402482A1|1990-12-19|
    US5074956A|1991-12-24|
    EP0402482A4|1992-06-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-07-12| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP KR US |
    1990-07-12| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE ES FR GB IT LU NL SE |
    1990-08-09| WWE| Wipo information: entry into national phase|Ref document number: 1990900997 Country of ref document: EP |
    1990-12-19| WWP| Wipo information: published in national office|Ref document number: 1990900997 Country of ref document: EP |
    1993-03-12| WWW| Wipo information: withdrawn in national office|Ref document number: 1990900997 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]